

Ausführliche Zusammenfassung: Digitaltechnik & State Machines

Studiengang EIT & MEC Bachelor

2026

Inhaltsverzeichnis

1	Block: Digital Intro	2
1.1	Operationen der Booleschen Algebra	2
1.2	Basic Functions und Arbitrary Functions	2
1.3	Open Collector und High Impedance	2
1.4	CMOS Technologie	2
1.5	Zeitschaltverhalten und Datenblatt	2
1.6	Kombinatorik: Decoder, Multiplexer und Addierer	2
2	Vorlesung 2: Analoge Konzepte	4
2.1	Schmitt Trigger und Oszillatoren	4
2.2	PLL (Phase Locked Loop)	4
2.3	Charge Pump Details	4
2.4	Bypassing und Decoupling	4
3	Vorlesung 3: Sequentielle Schaltungen	5
3.1	Latches und Flipflops	5
3.2	Schieberegister und Binärzähler	5
4	Vorlesung 4: Speicher & Programmierbare Logik	6
4.1	Speicherbausteine	6
4.2	Programmable Logic	6
4.3	Analog Stuff	6
5	Vorlesung 5: Zustandsautomaten und EMV	7
5.1	Sequential Logic und State Machines	7
5.2	Kopplungsmechanismen (EMV)	7

1 Block: Digital Intro

1.1 Operationen der Booleschen Algebra

Die Boolesche Algebra operiert mit definierten Verknüpfungen. Die Konjunktion bildet die logische UND-Verknüpfung. Die Disjunktion bildet die ODER-Verknüpfung. Die Negation invertiert den Zustand. Die speziellen Rechengesetze der Booleschen Algebra sind ausdrücklich nicht prüfungsrelevant.

1.2 Basic Functions und Arbitrary Functions

Die grundlegenden logischen Funktionen NAND, NOR und XOR sind wichtig für die Prüfung. Aus einer Wahrheitstabelle lässt sich jede beliebige Funktion aufbauen. Man sucht alle Zeilen mit einem aktiven Ausgang, verknüpft die entsprechenden Eingänge mit einem UND-Gatter und verbindet alle Ergebnisse mit einem ODER-Gatter zur Disjunktiven Normalform.

1.3 Open Collector und High Impedance

Der Open-Collector-Ausgang verbindet mehrere Gatter-Ausgänge auf eine gemeinsame Leitung, ohne dass sich die Bausteine gegenseitig zerstören. Der dritte Logikzustand heißt High Impedance (Tri-State). In diesem Zustand sperren beide Ausgangstransistoren, weshalb der Ausgang hochohmig ist und die Leitung nicht beeinflusst.

1.4 CMOS Technologie

- **Schaltplan Inverter:** Der Inverter besteht aus einem p-Kanal Transistor an der Versorgungsspannung und einem n-Kanal Transistor an der Masse.
- **Transitions Graph und Gate:** Diese Aspekte sind ausdrücklich nicht prüfungsrelevant.
- **Power Consumption:** Die Formel für die Leistungsaufnahme lautet $P_V = C_{PV} \cdot V_{DD}^2 \cdot f$. Die zugehörige Grafik ist nicht relevant.
- **Eingangsbeschaltung (Folie 15):** Eingänge besitzen Vorwiderstände zur Strombegrenzung und Dioden zum Schutz. Die Dioden leiten Überspannungen sicher gegen Versorgungsspannung oder Masse ab.
- **Pegel und Störabstand:** Die genauen Spannungspegel sind nicht relevant. Der Störabstand ist elementar wichtig. CMOS-Bausteine besitzen deutlich größere Störabstände als TTL-Bausteine.

1.5 Zeitschaltverhalten und Datenblatt

Logikgatter erfordern definierte Umschaltzeiten. Die Ausbreitungsverzögerungen t_{pHL} und t_{pLH} sind wichtig. Im Datenblatt zählen Ruhestrom, maximaler Eingangsstrom und die Fan-out-Treiberfähigkeit zu den relevanten Spezifikationen.

1.6 Kombinatorik: Decoder, Multiplexer und Addierer

- **Decoder:** Die interne Schaltung ist unwichtig. Ein Decoder schaltet immer exakt einen von mehreren Ausgängen aktiv, abhängig von der anliegenden Adresse.
- **Multiplexer und Demultiplexer:** Die Schaltungen sind unwichtig. Ein Multiplexer schaltet viele Eingänge auf exakt einen Ausgang durch. Ein Demultiplexer leitet einen Eingang auf viele Ausgänge.

- **Addierer:** Addierer bestehen ausschließlich aus Kombinatorik. Ein Computer nutzt intern nur die Addition. Subtraktionen erfolgen durch die Addition des Zweierkomplements.

2 Vorlesung 2: Analoge Konzepte

2.1 Schmitt Trigger und Oszillatoren

- **Schmitt Trigger:** Erzeugt saubere Rechtecksignale über eine definierte Einschaltsschwelle, Ausschaltsschwelle und Hysterese.
- **Barkhausen Criterion:** Definiert die notwendige Schwingbedingung für Oszillatoren. Die Schleifenverstärkung muss exakt 1 betragen und die gesamte Phasendrehung muss ein Vielfaches von 360° sein.
- **Quartz Oscillator Pierce:** Wichtig für die Prüfung. Der Inverter dreht die Phase um 180° und das Quarznetzwerk dreht die Phase um weitere 180° . Ein Widerstand zwingt den Inverter in den linearen Arbeitspunkt.
- **Nicht relevant:** Multivibrator und NE555.

2.2 PLL (Phase Locked Loop)

Die PLL synchronisiert einen Oszillator phasengleich mit einem Referenzsignal. Sie besteht aus einem Phasenfrequenzdetektor, einem Schleifenfilter und einem spannungsgesteuerten Oszillator (VCO). Die PLL Application funktioniert als Frequenzsynthesizer. Die Teiler M und N erzeugen aus einer festen Quarzfrequenz frei wählbare Ausgangsfrequenzen.

2.3 Charge Pump Details

Die Charge Pump verarbeitet das Signal des Phasendetektors. Ein Kondensator C_1 lädt sich in der ersten Phase an der Spannung V_1 auf. In der zweiten Phase entlädt sich C_1 an V_2 , während Kondensator C_2 die Ausgangsspannung glättet.

2.4 Bypassing und Decoupling

- **Bypassing a digital IC:** Lange Zuleitungen induzieren parasitäre Effekte. Bypassing kompensiert dies durch lokale Kondensatoren direkt am IC.
- **Modern Bypassing:** Nutzt die Parallelschaltung verschiedener Kondensatorwerte für eine breitbandige Entstörung über das gesamte Frequenzspektrum.
- **Multilayer Bypassing:** Nutzt die kapazitive Eigenschaft eng beieinanderliegender Power-Planes der Leiterplatte als schnellste Ladungsquelle.

3 Vorlesung 3: Sequentielle Schaltungen

3.1 Latches und Flipflops

- **Simple Latch:** Das einfache RS-Latch speichert ein Bit und ist prüfungsrelevant. Es reagiert sofort auf Eingangssignale.
- **RS Latch mit Clock:** Der reine Schaltplan ist nicht prüfungsrelevant. Die Clock ist als Enable-Signal elementar wichtig für die Synchronisation der Datenübernahme.
- **Master Slave Flipflop:** Verhindert Transparenz vom Eingang zum Ausgang durch zwei gegenphasig getaktete Stufen. Der Master übernimmt den Wert bei aktivem Takt. Der Slave übergibt den Wert erst bei inaktivem Takt an den Ausgang.
- **JK Flipflop:** Schaltplan ist nicht relevant, die Wahrheitstabelle jedoch wichtig. Bei anliegenden Einsen an den Eingängen J und K invertiert das Flipflop seinen aktuellen Zustand (Toggle).
- **Latch vs Flipflop:** Ein Latch arbeitet zustandsgesteuert und transparent. Ein Flipflop arbeitet flankengesteuert.
- **Typen von Flipflops:** Das D-Flipflop verzögert Daten und wird in Registern eingesetzt. Das T-Flipflop schaltet den Zustand um und wird in Zählern eingesetzt.

3.2 Schieberegister und Binärzähler

- **Shift Register:** Mehrere D-Flipflops liegen in einer Kette. Jeder Takt schiebt die Datenbitfolge eine Stufe weiter.
- **Binärzähler Asynchron vs Synchron:** Der asynchrone Zähler leitet den Takt für die Folgestufe aus dem Ausgang der vorherigen Stufe ab, was Gatterlaufzeiten aufsummiert. Der synchrone Zähler versorgt alle Flipflops parallel mit demselben Takt und berechnet das Kippen über eine vorgeschaltete Logik.
- **Spezieller Zähler:** Zählt auf einen ungeraden Maximalwert (z.B. 13). Hierbei erkennen Logikgatter den Zielwert und triggern sofort einen asynchronen Reset aller Flipflops.

4 Vorlesung 4: Speicher & Programmierbare Logik

4.1 Speicherbausteine

Skizzen und Zeichnungen sind für diesen Bereich nicht prüfungsrelevant.

- **SRAM vs DRAM:** SRAM behält seinen gespeicherten Zustand permanent ohne Auffrischung stabil. DRAM verliert kapazitive Ladung und erfordert zwingend einen zyklischen Refresh.
- **EEPROM vs Flash:** EEPROM erlaubt gezieltes bitweises Löschen. Flash-Speicher löschen Daten ausschließlich in großen Blöcken.
- **Single Level und Multilevel Cells:** SLC speichert ein einzelnes Bit über zwei Spannungspegel. MLC speichert mehrere Bits in einer einzigen Zelle über fein gestufte Spannungspegel.
- **Functional Principle of a Memory:** Eingehende Adressen trennen sich in Zeilen- und Spaltenkoordinaten auf. Decoder aktivieren die passenden Leitungen, um über Auswahl-schalter präzise auf eine bestimmte Zelle zuzugreifen.
- **Simple Memory Access:** Der Bus legt eine gültige Adresse an. Ein aktives Chip Select Signal (CS) wählt den Speicher aus. Ein aktives Read Signal (RD) bewirkt die Ausgabe der validen Daten.

4.2 Programmable Logic

- **ASICs:** ASICs und deren spezifische Typen sind nicht relevant.
- **Simple Programmable Device:** Ohne Skizze. Signale passieren eine programmierbare Verschaltungsmatrix. UND-Gatter erzeugen Produktterme, welche ODER-Gatter verknüpfen. Das Ergebnis landet in konfigurierbaren Registern.
- **CPLD Structure:** Ohne Skizze. CPLDs besitzen um eine zentrale, programmierbare Verbindungsmatrix herum angeordnete Logikblöcke (LABs).
- **FPGA Aufbau:** Ohne Skizze. FPGAs verwenden ein Gitter aus extrem feinkörnigen Logikblöcken (CLBs). Diese Blöcke vernetzen sich über komplett verteilte Routing-Kanäle.

4.3 Analog Stuff

- **Isolation Problem:** Große Distanzen führen zu unterschiedlichen Massepotentialen. Dies bewirkt schädliche Ausgleichsströme in Masseschleifen, welche das Nutzsignal verfälschen. Eine galvanische Trennung durchbricht diese Schleifen.
- **Typen von Isolation:**
 - Optisch: Kostengünstig und hohe Isolation, jedoch langsame Übertragungsrate.
 - Kapazitiv: Hohe Geschwindigkeit, jedoch anfällig für elektrisches Rauschen.
 - Induktiv: Hohe Geschwindigkeit und geringer Leistungsbedarf, jedoch empfindlich gegen magnetisches Rauschen.
- **Lange Leitungen und Reflexionen:** Leitungen verursachen Probleme durch Reflexionen, sobald die Länge signifikant wird. Dies geschieht typischerweise ab einem Zehntel der Wellenlänge. Ein größerer Abschlusswiderstand ($Z_2 > Z_0$) generiert eine positive Reflexion. Ein kleinerer Abschlusswiderstand ($Z_2 < Z_0$) generiert eine negative Reflexion.
- **Lattice Diagramm:** Nicht prüfungsrelevant.

5 Vorlesung 5: Zustandsautomaten und EMV

5.1 Sequential Logic und State Machines

Sequentielle Logik verarbeitet nicht nur aktuelle Eingänge, sondern berücksichtigt das gespeicherte Gedächtnis früherer Zustände.

- **Elemente Zustandsautomat:** Ein System benötigt Zustände (States), Zustandsübergänge (Transitions), Übergangsbedingungen und Aktionen.
- **Mealy und Moore Unterschied:** Skizzen sind nicht relevant. Beim Moore-Automaten hängen die Ausgänge ausschließlich vom aktuellen Zustand ab. Beim Mealy-Automaten hängen die Ausgänge vom Zustand und von den Eingängen ab, wodurch er schneller reagiert.
- **Beispiele:** Traffic Light Control und Garage Door Control demonstrieren das Definieren von Übergangstabellen und Ausgangslogik anhand alltagsnaher Szenarien.

5.2 Kopplungsmechanismen (EMV)

Für die vier grundlegenden Störmechanismen entfallen grafische Darstellungen.

- **Coupling by Radiation:** Elektromagnetische Wellen breiten sich im Raum aus und induzieren Störungen in ungeschirmte Schaltungsteile. Abschirmung durch Metallgehäuse dämmt diesen Effekt ein.
- **Magnetfeld (Induktiv):** Schnelle Stromänderungen erzeugen Magnetfelder, die benachbarte Leiterschleifen durchdringen. Minimierte Schleifenflächen reduzieren die induktive Kopplung.
- **Gemeinsamer Strom auf der Masse (Galvanisch):** Spannungsabfälle über eine gemeinsam genutzte Impedanz verschieben Bezugspotentiale und stören benachbarte Module.
- **Elektrisches Feld (Kapazitiv):** Schnelle Spannungsänderungen treiben hochfrequente Störströme durch parasitäre Kapazitäten in anliegende Leitungen.